El primer procesador programable del mundo ofrecerá desempeño en el rango de los teraflops con eficiencia sobresaliente en el consumo de energía
SANTA CLARA, California, febrero del 2007 – Investigadores de Intel Corporation han desarrollado el primer procesador programable del mundo que ofrece desempeño similar al de una súper computadora con un único chip de 80 núcleos no mucho mayor que una uña de la mano y que utiliza menos electricidad que la mayoría de los aparatos electrodomésticos de la actualidad. Éste es el resultado de la innovadora investigación de la “computación en la escala de los teras” de la compañía destinada a ofrecer un desempeño en el orden de los teraflops (o billones de cálculos por segundo) para futuras PCs y servidores. Los detalles técnicos del chip de investigación con desempeño en el orden de los teraflops serán dados a conocer en la conferencia anual Integrated Solid State Circuits Conference (ISSCC) a realizarse esta semana en San Francisco.
El desempeño en la escala de los teras, y la posibilidad de mover terabytes de datos, desempeñarán un rol decisivo en computadoras futuras con acceso omnipresente a Internet, haciendo posibles nuevas aplicaciones para educación y colaboración, además de hacer posible la aparición del entretenimiento de alta definición en PCs, servidores y dispositivos handheld. Por ejemplo, la inteligencia artificial, las comunicaciones con video instantáneas, juegos con calidad fotográfica, obtención de datos multimedia y reconocimiento de voz en tiempo real (alguna vez considerados ciencia ficción en la serie “Viaje a las Estrellas”) se podrían volver realidades cotidianas.
Intel no tiene planes de lanzar al mercado este chip exacto diseñado con núcleos de punto flotante. Sin embargo, la investigación en la escala de los teras de la compañía es fundamental en la investigación de nuevas innovaciones en funciones individuales o especializadas de procesadores o núcleos, los tipos de interconexiones de chip a chip y de chip a computadora que se requieren para mover datos de la mejor forma posible y, lo más importante, cómo se necesitará diseñar el software para aprovechar de la mejor manera los múltiples núcleos de los procesadores. Este chip de investigación en el orden de los teraflops nos ofrece un adelanto específico de nuevas metodologías de diseño de silicio, interconexiones de alto ancho de banda y enfoques para la administración de la energía.
“Nuestros investigadores han logrado un hito maravilloso y clave en términos de poder impulsar hacia el futuro el desempeño computacional multi-core y paralelo”, dijo Justin Rattner, Senior Fellow y director de tecnología de Intel. “Señala el camino hacia el futuro cercano cuando los diseños con capacidad en el orden de los teraflops serán cosa de todos los días y darán nueva forma a lo que todos podemos esperar de nuestras computadoras y del Internet en la casa y en la oficina”.
La primera vez que se logró un desempeño en el orden de los teraflops fue en 1996, en la súper computadora ASCI Red construida por Intel para el Sandia National Laboratory. Esa computadora ocupaba más de 2,000 pies cuadrados de espacio, contenía cerca de 10,000 procesadores Pentium® Pro y consumía más de 500 kilowatts de electricidad. El chip de investigación de Intel logra este mismo desempeño con un chip multi-core.
También es digno de mencionar que este chip de investigación de 80 núcleos logra un nivel de desempeño en el orden de los teraflops y sólo consume 62 watts (menos que muchos procesadores de un núcleo actuales).
El chip integra un innovador diseño de mosaico en el cual núcleos de menor tamaño se replican como “mosaicos”, facilitando el diseño de un chip con muchos núcleos. Con el descubrimiento de Intel de materiales nuevos y sólidos para construir transistores futuros y sin un fin inmediato a la vista de la Ley de Moore, este diseño sienta las bases para la manufactura de procesadores multi-core (múltiples núcleos) con miles de millones de transistores con mayor eficiencia en el futuro.
El chip con capacidad de teraflops integra también una arquitectura de “red en un chip” similar a una malla que hace posibles comunicaciones con súper alto ancho de banda entre los núcleos y es capaz de mover terabits de datos por segundo dentro del chip. Asimismo, la investigación se centra también en hallar métodos para encender y apagar núcleos de forma independiente, de modo que sólo se utilicen los que se necesiten para realizar una tarea determinada, proporcionando con ello una mayor eficiencia en el consumo de energía.
La investigación futura en la escala de los teras se centrará en la adición de memoria apilada tridimensional al chip, además del desarrollo de prototipos de investigación más refinados con muchos núcleos de uso general basados en la Arquitectura Intel®. Hoy, el Intel® Tera-scale Computing Research Program (Programa de investigación de cómputo en la escala de los teras) tiene más de 100 proyectos en proceso que exploran otros retos arquitectónicos, de software y de diseño de sistemas.
Intel presenta otros ocho documentos oficiales en ISSCC, incluyendo uno que abordará la microarquitectura Intel® CoreTM y su uso en los procesadores Dual-Core (doble núcleo) y Quad-Core (cuatro núcleos) que se emplean en laptops, PCs de escritorio y servidores, utilizando las revolucionarias tecnologías de proceso de 65 nm y 45 nm. Otros documentos oficiales abordan temas tales como un chip lector transceptor Radio Frequency Identification (RFID, identificación de radio frecuencia), una caché de bajo consumo de energía para aplicaciones móviles y un acelerados Viterbi reconfigurable, además de circuitos novedosos para la supresión de resonancia de suministro en el die, medición del ruido de fase en el chip y técnicas adaptables para variaciones y envejecimiento.
