IBM junto con global Foundries y Samsung fabricará transistores y chips a una escala de 5 nanómetros.
Con este avance, se reducen aún mas las escalas de 7 y 10 nm, que ya son posibles y que pronto serán las más comunes.
Con este logro, se ratifica la «ley de Moore», que básicamente afirma que la capacidad de procesamiento de los chips se multiplicaría, al tiempo que su tamaño se seguiría reduciendo cada cierto número de meses, originalmente, cada dos años. Aunque hay un límite absoluto a esta ley empírica (el tamaño de los átomos), hasta ahora se ha cumplido en forma bastante aproximada.
Este desarrollo se ha logrado gracias a la utilización de lo que se denomina «nanoláminas» de silicio, que sustituyen a la tecnología FinFET tridimensional, común hoy en día para chips de 7 y 10 nm. A las nanoláminas se les aplica un proceso de grabación mediante litografía denominado «ultravioleta extrema»(EUV) que dibuja todos los transistores de chip sin necesitar tanto espacio de separación como otras. De este modo se pueden empaquetar hasta 30,000 millones de transistores en un solo chip del tamaño de una uña, frente a los 20,000 millones como máximo que permitían la tecnología de 7nm.
Este desarrollo responde a la intensa dinámica de miniaturización que ocurre en la industria, al comprimir más transistores en menos espacio (hasta un 40%), con lo que se consigue un ahorro de energía de hasta un 75%, lo cual es muy importante en el empleo de dispositivos móviles como teléfonos, tabletas, relojes o wearables. Estos chips permitirían que el móvil se recargue sólo una vez cada dos o tres días.
Al disponer de una mayor potencia en pequeños dispositivos, gracias a los procesadores más potentes, ya no será necesario el uso de grandes equipos para aplicaciones en el campo de la inteligencia artificial, la realidad virtual o el internet de las cosas.
Con información de El País
